+7 (495) 009 65 85
О нас
Каталог IP-блоков
Состав поставки
Заказать

Программные IP-блоки

Вебинар про IP-блоки 1 декабря
Посмотреть запись вебинара «Онлайн презентация новых IP-блоков»
«Онлайн презентация новых IP-блоков»
Посмотреть запись вебинара
ЦИТМ «Экспонента» успешно разрабатывает готовые IP-ядра для цифровой обработки сигналов и систем телекоммуникаций.
В последние годы основные наши усилия были направлены на создание технологий и архитектур для высокоскоростных и производительных устройств обработки сигналов.

О нас

Реализованные нами проекты в области цифровых предыскажений (DPD), снижения пик-фактора (PC-CFR), OFDM-технологий, помехоустойчивого кодирования (FEC) позволили создать эффективную инфраструктуру IP-блоков для реализации цифрового тракта обработки DFE (digital-front-end).
IP-блоки нашей разработки составляют основу DFE-решений для таких систем, как LTE, 4G, 5G NR, MIMO, Wi-Fi, DVB-S2/S2x и других.

FFTex-IP

IP-ядро FFTex-IP предназначено для выполнения операций БПФ/ОБПФ различной длины над входными данными, представленными в виде квадратурных отсчётов комплексного сигнала.

IP-ядро FFTex-IP реализовано на основе архитектуры Streaming Radix-4 Streaming Radix-4 — архитектура потоковой обработки данных, обладает высокой производительностью и предназначена для использования в составе OFDM-модуляторов стандартных (IEEE 802.11n/ac/ax, /LTE/LTE-A/5G NR) и специальных систем связи. IP-ядро FFTex-IP можно использовать для демодуляции данных стандарта LTE (TS 36.212) с различным количеством ресурсных блоков.
Заказать
Полное описание

PC-CFRex-IP

IP-ядро PC-CFRex-IP предназначено для снижения пик-фактора сигнала. Архитектура не привязана к конкретному производителю ПЛИС/СБИС, что повышает гибкость и независимость, разрабатываемых систем радиосвязи.

IP-ядро PC-CFRex-IP спроектировано таким образом, что позволяет снижать пик-фактор сигнала, при этом не допуская существенного расширения спектра сигнала. Это достигается за счёт методики расчёта коэффициентов импульсных характеристик (peak cancellations) и многокаскадной архитектуры, которая итеративно снижает пик-фактор сигнала.
Заказать
Полное описание

OFDMex-IP

IP-ядро OFDMex-IP предназначено для работы в качестве OFDM-модулятора или OFDM-демодулятора в различных DSP-системах с комплексным представлением сигнала.

IP-ядро OFDMex-IP предоставляет пользователю возможность конфигурации с целью выбора режима работы и максимальной длины FFT. Последнее позволяет в случае необходимости значительно оптимизировать используемые ресурсы FPGA. При конфигурации доступны режимы работы OFDM-модулятор или OFDM-демодулятор. Максимальная длина FFT может быть установлена из ряда: 64, 128, 256, 512, 1024, 2048.
Заказать
Полное описание

Каталог IP-блоков

DPDex-IP

IP-ядро DPDex-IP предназначено для непосредственного ввода цифровых предыскажений в формируемый сигнал.
Архитектура IP-ядра DPDex-IP не привязана к конкретному производителю ПЛИС/СБИС, что повышает гибкость и независимость
разрабатываемых систем радиосвязи.

Предыскажение входного сигнала осуществляется в соответствии с загружаемыми коэффициентами. Загрузка коэффициентов возможна через базовый «нативный» порт, а также через стандартный интерфейс AXI4-Lite.
Заказать
Полное описание
В состав поставки IP-ядра могут быть включены следующие компоненты
Исполняемая модель IP-ядра в среде моделирования Engee
4
Верифицированный тест-бенч для симуляции работы IP-ядра
3
Описание работы и назначение портов IP-ядра
2
Описание работы и назначение портов IP-ядра
2
Верифицированный тест-бенч для симуляции работы IP-ядра
3
Исполняемая модель IP-ядра в среде моделирования Engee
4
IP-ядро в виде зашифрованного файла и/или зашифрованного netlist формата EDIF
1
Описание работы и назначение портов IP-ядра
2
Верифицированный тест-бенч для симуляции работы IP-ядра
3
Исполняемая модель IP-ядра в среде моделирования Engee
4
IP-ядро в виде зашифрованного файла и/или зашифрованного netlist формата EDIF
1
IP-ядро в виде зашифрованного файла и/или зашифрованного netlist формата EDIF
1

Новости