Спутниковая связь и навигация

Для обеспечения высокопроизводительной обработки сигналов в системах GPS и ГЛОНАСС.

Для быстрой обработки отражённых сигналов и повышения точности детекции.

Радиолокационные системы

Идеально для OFDM-модуляторов и демодуляторов, используемых в различных стандартах беспроводной связи.

Системы связи
с OFDM-модуляцией

Для обработки сигналов и обеспечения высокой производительности и гибкости конфигурации.

4

3

2

1

Базовые станции
3G/4G/LTE/5G NR

IP-ядро FFTex-IP можно использовать для демодуляции данных стандарта LTE (TS 36.212) с различным количеством ресурсных блоков: 6, 15, 25, 50, 100, что соответствует частотам дискретизации: 1.92 МГц, 3.84 МГц, 7.68 МГц, 15.36 МГц, 30,72 МГц и полосам пропускания (BW) канала, соответственно, 1.4 МГц, 3 МГц, 5 МГц, 10 МГц, 20 МГц.

При необходимости доступно округление и масштабирование на каждой операции типа «бабочка». IP-ядро FFTex-IP позволяет изменять тип преобразования с БПФ на ОБПФ и обратно без переконфигурации ядра.

Потоковая архитектура Radix-4 имеет минимальную задержку обработки сигнала. Radix-4 отличается от стандартного решения Radix-2, основанного на перегруппировке и разделении БПФ/ОБПФ. Radix-4 имеет log4 (N) стадий, где N — длина БПФ. Каждая стадия содержит два примитива с задержкой обратной связи (SDF). На рисунке 1 представлена структура примитива SDF.

IP-ядро FFTex-IP реализовано на основе архитектуры Streaming Radix-4. Это архитектура потоковой обработки данных. Она обладает высокой производительностью и предназначена для использования в составе OFDM-модуляторов стандартных (IEEE 802.11n/ac/ax, /LTE/LTEA/5G NR) и специальных систем связи.

Рисунок 1

Архитектура Streaming Radix-4

Рисунок 2

Рисунок 3

На данной временной диаграмме можно увидеть, что длительность выходного валидного OFDM-блока как раз соответствует длительности кадра LTE (TS 36.212) — 66,7 мкс.

На рис. 3 представлены временные диаграммы сигналов на входе и выходе IP-ядра FFTex-IP, работающего в составе OFDM-демодулятора с параметрами: nrb = 0 (6 ресурсных блоков), fs = 30.72 МГц.

На данной временной диаграмме можно увидеть, что длительность полезных данных уменьшилась и соответствует количеству используемых ресурсных блоков.

Выполнение операций алгоритма начинается после установки сигнала valid_in в значение логической «1». Полезные выходные данные появляются после установки valdid_out в значение логической «1». Управляющий порт fft_len определяет размер БПФ/ОБПФ-преобразования для текущего кадра. Предусмотрен порт сброса состояния IP-ядра FFTex-IP — reset, по сигналу от которого происходит общий сброс всех регистров внутри блока. При использовании блока в составе OFDMдемодулятора предполагается наличие контроллера входных и выходных данных, который должен формировать данные в соответствии с требуемым количеством ресурсных блоков NRB и частотой дискретизации входных данных.

На рис. 2 представлены временные диаграммы сигналов на входе и выходе IPядра FFTex-IP, работающего в составе OFDMдемодулятора с параметрами: fft_len= 4 (100 ресурсных блоков), fs = 30.72 МГц.

Архитектура Streaming Radix-4

Для тестирования и симуляции IP-ядра FFTex-IP возможна поставка завершённого тестового окружения, реализованного с помощью языков описания Verilog/VHDL с привязкой к конкретному типу симулятора: Mentor Graphics ModelSim/Cadence Incisive/ Xilinx Vivado Simulator.

IP-ядро FFTex-IP от ЦИТМ Экспонента всегда доступно для целевых платформ FPGA и СБИС. Для специальных применений возможно использование IP-ядра FFTex-IP в составе специализированных СнК. Интеграция IP-ядра FFTex-IP в текущие или будущие проекты возможна в соответствии с требованиями и пожеланиями заказчика. Специалисты ЦИТМ «Экспонента» помогут вам в решении этой задачи.