IP-ядро предназначено для линеаризации радиопередающего тракта современных систем радиосвязи

DPDex-IP

Производительность
Основные характеристики
Ресурсы (P=5, M=5):
  • LUT — 4682
  • DSP — 57 (в режиме 1 clk/sample)/ 31 (в режиме 2 clk/sample) при максимальном количестве коэффициентов
  • FF — 12 645 (в режиме 1 clk/sample при максимальной тактовой частоте 450 МГц)
Рисунок 1
Рисунок 2
Очевидно, что использование IP-ядра DPDex-IP приводит к существенному существенному повышению качества сигнала. EVM сигнала улучшен на 3,6 % (более, чем в два раза).
С практической точки зрения наиболее важным является анализ такого параметра, как EVM (error vector magnitude) – модуля вектора ошибки.

На рисунке 2 представлены созвездия сигналов формата QAM-256 без предыскажений и с использованием предыскажений DPDex-IP.
IP-ядро DPDex-IP реализовано с учётом максимальных требований к быстродействию и производительности. ЦИТМ «Экспонента» предлагает улучшенную реализацию архитектуры ввода цифровых предыскажений — Memory Polynomial Advanced. Улучшения архитектуры коснулись быстродействия, точности вычислений, минимизации вычислительных ресурсов.

Основным преимуществом IP-ядра DPDexIP является возможность предыскажения сверхширокополосных сигналов (до 220 МГц).

Степень подавления уровня помехи в соседнем канале (ACLR/ACPR) зависит от качества рассчитанных коэффициентов предыскажения, нелинейных свойств усилителя мощности, полосы предыскажаемого сигнала. Качество коэффициентов предыскажения определяется алгоритмами расчёта/ адаптации. Наилучших результатов позволяют добиться алгоритмы на основе RLS-методов.

Типовое значение подавления ACLR/ACPR лежит в диапазоне от 10 дБ до 25 дБ. На рисунке 1 представлен спектр сигнала без предыскажений и с использованием предыскажений DPDex-IP.
IP-ядро DPDex-IP предназначено для непосредственного ввода цифровых предыскажений в формируемый сигнал.
Архитектура IP-ядра DPDex-IP не привязана к конкретному производителю ПЛИС/СБИС, что повышает гибкость и независимость разрабатываемых систем радиосвязи.

Предыскажение входного сигнала осуществляется в соответствии с загружаемыми коэффициентами. Загрузка коэффициентов возможна через базовый «нативный» порт, а также через стандартный интерфейс AXI4-Lite.
  • Архитектура — Memory Polynomial Advanced
  • Максимальная полоса предыскажаемого сигнала — 220 МГц
  • Максимальная тактовая частота работы ядра — 450 МГц (Xilinx Zynq7100/ Zynq7045)
  • Максимальное кол-во коэффициентов — 21
Интеграция
IP-ядро DPDex-IP ЦИТМ «Экспонента» всегда доступно для целевых платформ FPGA и СБИС. Для специальных применений возможно использование IP-ядра DPDex-IP в составе специализированных СнК.

Интеграция IP-ядра DPDex-IP в текущие или будущие проекты возможна в соответствии с любыми требованиями и пожеланиями заказчика. Специалисты ЦИТМ «Экспонента» помогут вам в решении этой задачи.
ЦИТМ Экспонента обеспечивает научно-производственные организации передовыми технологиями моделирования для ускорения научных исследований и разработки сложных технических систем.
ООО ЦЕНТР ИНЖЕНЕРНЫХ ТЕХНОЛОГИЙ И МОДЕЛИРОВАНИЯ "ЭКСПОНЕНТА"

ИНН 7725318474